multiplexor
x0
x1
x2
x3
a0
a1
address lines
aĠ0 aĠ1 x0 +
aĠ0 a1  x1 +
a0 aĠ1  x2 +
a0 a1   x3